# : 인용참증(한국공개특허공보 1999-46953) 1부.

[첨부그림 1]

与1999-0046953

(11) 공개번호 특1999-0046953

## (19) 대한민국특허청(KR) (12) 공개특허공보(A)

HOIL 21/336	(43) 공개일자 1999년107월05일
(21) 출원번호 (22) 출원일자	10-1997-0065133 1997년 12월02일
(71) 출원인	<b>앨지반도체 주식회사 구본준</b>
(72) 발명자	충청북도 청주시 흥덕구 향정동 I번지 이득회
(74) 대리인	서울특별시 동대문구 장인3동 435-3 6통 8반 양순석, 한윤근
실사경구 : 없음	·

### (54) 반도처장치의 트랜지스터 제조방법

#### 分母

본 발명은 반도체장치의 트렌지스터 제조방법에 관한 것으로서 특히, 엘디디(lightly doped drain)구조의 모스 트렌지스터(MC transistor)에서 측벽(sidewall spacer)과 실리콘기판 사이의 산화막 두께를 조절하 며 게이트전국과 실리콘기판 사이에 위치한 얇은 산화막으로 유입되는 핫-케리머(hot carrier)를 감소시 켜 반도체소자의 신뢰성을 효과적으로 향상시키는 반도체 제조공정을 제공한다.

지 한도세고시다 단회장을 표합되고도 항공시키는 단도체 제도양상을 제공한다.
이에 따라 본 방명에 따른 반도체장치의 트렌지스터 제조방법은 제 1 도전형 반도체기판 표면에 제 1 절 연막을 형성하는 단계와, 제 1 절연막 위에 제 1 도전형 글리고 제 1 절연막의 소정부분을 동시에 제거하여 잔 투한 제 1 도전층으로 이루어진 게이트를 형성하는 단계와, 잔류한 제 1 절연막의 측면 그리고 노함된 기 판의 표면 및 노출된 게이트의 측면에 즐라고이를 이용하여 제 3 절연막을 형성하는 단계와, 게이트의 측 면 하단의 반도체 기판 내부 및 표면에 저동도의 제 2 도전형 불순물성을 형성하는 단계와, 진류한 제 2 절연막과 게이트 측면 그리고 잔류한 제 1 절연막 촉면에 절연물로 이루어진 측벽을 형성하는 단계와, 저동도의 제 2 도전형 불순물성의과 정신을 이루는 고농도의 제 2 도전형 불순물성역을 형성하는 단계와, 제 2 도전형 불순물이온등을 충분히 확산시키는 단계로 이루어진다.

## Q#S

520

## Bana

## 도면의 공단은 설명

도 1 은 증래 기술에 따라 제조된 반도체장치의 트렌지스터의 채널길이방향에서 본 단면도 도 2a 내지 도 2c는 본 말령에 따른 반도체장치의 트렌지스터의 채널길이방향에서 본 제조공정 단면도

## 발명의 공세환 설명

## 발명의 목적

## 발명이 속하는 기술분야 및 그 보야의 증례기술

본 말명은 반도체장치의 트렌지스터 제조방법에 관한 것으로서 특히, 엘디디(lightly doped drain)구조의 모스 트렌지스터(和S transistor)에서 측벽(sidewall spacer)과 실리콘기판 사이의 산화막 두제를 조절하 며 게이트전극과 실리콘기판 사이에 위치한 얇은 산화막으로 유입되는 핫-캐리머(hot carrier)를 감소시 켜 반도체소자의 신뢰성을 효과적으로 향상시키는 반도체 제조공정에 관한 것이다.

임반적으로 알려진 바와 같이 게이트와 소스 및 드레인으로 이루어진 트렌지스터의 등작특성은 게이트에 문턱진압 이상의 진압이 인가되면 드레인 과 소스 사이에는 채널이 형성되어 그 채널을 통해 드레인과 소 스 사이에 진류가 흐르게 된다. 이러한 스위청 역합이 트렌지스터의 대표적인 동작이라 할 수 있다.

반도체장치가 고집적화 팀에 따라 각각의 설은 미생해져 내부의 전계 강도가 증가된다. 이러한 전계 강도 의 증가는 소자 동작시 드레인 부근의 공핍층에서 채널영역의 캐리머를 가속시켜 게이트산화막으로 주입 시키는 핫-캐리머 효과(hot-carrier effect)를 일으킨다. 게이트산화막에 주입된 캐리머는 반도체기관과 게이트산화막의 계면에 준위를 생성시켜 드래쉬움드전압(threshold voltage : YTH)를 변화시키게나 상호 컨덕턴스를 저하시켜 소자 특성을 저하시킨다. 그러므로, LDO 등과 같이 드레인 구조를 변화시켜 핫-캐리 이 효과에 의한 소자 특성의 저하를 감소시킨다.

도 1 은 중래 기술에 따라 제조된 반도제장치의 트렌지스터의 채널길이방향에서 본 단면도이다.

도 1을 참조하면, 제 1 도전형 실리콘반도체기판(10) 표면을 일산화시켜 양측의 기판 상부에 제 1 절연막으로 게이트 산화막(11)을 형성한다.

제 1 절연막(11) 위에 볼순물이 도핑된 다결정실리콘을 화한기상증착(Chemical Vapor Deposition : 이하, CVD라 청합) 방법으로 중착하고, 이 다결정실리콘 상에 캡핑용 제 2 절연막(5)으로 잘화실리콘을 CVD 방 법으로 중착한다.

그리고, 질화실리콘 및 다결정실리콘을 포토리쏘그래피(photolithography) 방법으로 패터남하여 게이트 (1) 및 그 위에 잔류한 캠핑용 제 2 절면막(5)그리고 게이트 일에 잔류한 제 1 절면막을 형성한 다음, 다시 노출된 실리콘기판(10)의 표면을 보호하기 위하여 열산화공정을 실시하여 제 3 절면막(12)을 형성한다. 이때 게이트(1)의 외축 하단 모서리 부분에서는 다결정실리콘의 산화가 수적 및 수평방향으로 일어나므로 형성되는 열산화악의 두께는 타위의 열산화악보다 두껍게 되며, 또한 플리실리콘의 산화율 이 기판표면 실리콘의 산화율보다 2 배 내지 3 배에 이르므로 타 부위의 열산화악보다 두껍게 성장되는 이유가 된다.

그리고 엘디디영역 형성을 위한 저농도 제 2 도전형 이온주입으로 엘디디영역(7)을 형성하고 기판(10)의 전면에 산화막을 증확하여 형성한 후 전면에 대하여 에치백을 실시하면 잔류한 제 2 절면막(5)과 게이트 (1) 측면에 촉벽(6)을 형성한다.

그리고 형성된 측벽(6)과 잔류한 캡핑용 제 2 절연막을 마스크로 이용한 고농도 제 2 도전형 미온주입으로 고농도 불순물영역(8)을 만들어 소소드레인(8)을 형성하여 모스트렌지스터를 완성한다.

도 1에서와 같은 중래의 엘디디구조의 모스트레지스터에서는 채널(2)내의 전자가 수평방향의 전계로 부터에너지를 얻어 게이트 산화막인 제 1 참연막(11)과 제 3 절연막(12)이 만나는 부위(3) 아래에서 산화심리 존과 실리콘이 만나는 계면의 에너지보다 큰 에너지를 갖게된 전자가 에너지장벽을 넣어 게이트산화막(11) 속으로 주합되는 핫캐리어 인책선(hot carrier injection)현상이 발생하는데 이러한 현상은 게이트 (1) 하단 모서리 부위의 절연막(4)의 두꼐와 말전한 관계가 있다. 특히 수평방향의 전계가 가장 큰 영역인 제 1 잘연막(네)과 제 3 절연막(12)이 게이트 하단 모서리 부위에서 만나는 영역(3)에서의 산화막의 두깨가 두꺼울수록 핫캐리어 유입이 더욱 증가하여 소자의 특성 열화를 마기한다.

그러나 상술한 바와 같이 중래의 기술에 의해 제조된 반도체장치의 엘디디 모스트렌지스터는 산화막의 두 메매 기안한 핫 캐리이의 유입증가로 인한 열화현상이 제 3 절면막(12)을 열산화로 형성시킬 때 게이트 영역의 양끝 하단부의 두폐가 상대적으로 두껍게 되어 핫캐리어의 유입이 심화되는 현상을 보이게 되는 문제점이 있다.

### 발명이 이루고자 하는 기술적 과제

[[마라서, 본 방명의 목적은 엘디디(lightly doped drain)구조의 모스 트렌지스터(MOS transistor)에서 축 박(sidewall spacer)과 실리콘기판 사이의 산화막 두페를 조절하며 게미트전국과 실리콘기판 사이에 위치 한 얇은 산회막으로 유입되는 핫-케리머(hot carrier)를 감소시켜 반도체소지의 신뢰성을 효과적으로 향 상시키는 반도체장치의 트렌지스터 제조방법을 제공함에 있다.

6시기를 반조제6시라 드랜시부터 제조용답을 제충함에 지나.
상기 목적을 달성하기 위한 본 발명에 따른 반도제장치의 트랜지스터 제조방법은 제 1 도전형 반도체기판 표면에 제 1 절연막을 형성하는 단계와, 제 1 절연막 위에 제 1 도전흥을 형성하는 단계와, 제 1 조전흥위에 제 2 절연막을 형성하는 단계와, 제 2 절연막과 제 1 도전흥을 형성하는 단계와 전부분을 동시에 제 2 절연막을 형성하는 단계와, 제 2 절연막과 제 1 조전흥을 기관의 제 1 절연막의 축명 그리고 노출된 기관의 표면 및 노출된 게이트의 측면에 플라즈마를 이용하여 제 3 절연막을 형성하는 단계 입고 노출된 기관의 표면 및 노출된 게이트의 측면에 플라즈마를 이용하여 제 3 절연막을 형성하는 단계 있다.게이들의 측면 하단의 반도체 기판 내부 및 표면에 저동도의 제 2 도전형 불순물임역을 형성하는 단계와, 자동단 제 2 절연막과 게이트 측면 그리고 잔류한 제 1 절연막 측면에 절면물로 이루어진 측벽을 형성하는 단계와, 저동도의 제 2 도전형 불순물임역과 집선을 이루는 고등도의 제 2 도전형 불순물임약을 형성하는 단계와, 저동도의 제 2 도전형 불순물임약과 집선을 이루는 고등도의 제 2 도전형 불순물임약을 형성하는 단계와, 제 2 도전형 불순물임인문들을 충분히 확산시키는 단계로 이루어진 공정을 구비한다.

## 말명의 구성 및 작동

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 트렌지스터 제조공정단면도이다.

도 2c를 참조하면, 제 1 도전형 실리콘반도체기판(21) 표면을 열산화시켜 기판(21) 상부에 제 1 절면막으로 게이트 산화막(22)을 형성한다.

제 1 절면막(22) 위에 불순물이 도핑된 다결정실리콘(23)을 화학기상증적(Chemical Yapor Deposition : 이하, CMD과 항함) 방법으로 중착하고, 이 다결정실리콘 상에 캡핑용 제 2 절연막(24)으로 질화실리콘을 CMD 방법으로 중착한다.

다 성입으로 작년다.
그리고, 질화실리콘(24) 및 다결정실리콘(23) 그리고 제 1 절연막(24)을 포토리쏘그래피
(photol ithography) 방법으로 패터냉하여 게이트(23) 및 그 위에 잔류한 캡핑용 제 2 절연막(24)그리고
게이트(23) 밑에 잔류한 제 1 절연막(22)을 형성한 다음, 다시 노출된 실리콘기판(21)의 표면 및 노출된
게이트(23)의 측면을 보호하기 위하여 산소 출라즈마를 이용하여 막의 두때가 군화한(miform) 산화막인
제 3 절연막(25)을 형성한다. 이러한 산화막 형성은 기판(21)과 게이트(23)을 이루고 있는 즐리실리콘의 실리콘 원자들이 둘라즈마 상태의 산소 라다칼과 반응하여 형성되므로 증래의 열산화공장에 의한 게이트 산화막(22)의 두께 변화를 야기하지 아니하며 게이트(23)의 측면, 게이트절연막(22)의 측면 그리고 노출 된 설리콘 기판(24)의 표면에 형성된다. 이때 플라즈마 방식은 마이크로웨이브, 아이시피(102), 넬리콘 (Nelicon), 씨씨피(CCP)통의 모든 공정을 이용할 수 있으며, 그 조건에 있어서 기체 산소의 유량을 200 -5000 sccm으로 하고 챔버내의 압력은 200 - 500 mT 로 하며 온도는 20 - 300 도씨로 하며 두城가 20 - 50 용스트통인 산화막인 제 3 절면막을 형성한다.

도 26에 있어서 그리고 엘디디영역 형성을 위하여 잔류한 캠핑용 질화막인 제 2 절연막(24) 패턴을 마스 크로 이용하는 이온주입을 제 2 도진형 불순물 이온을 사용하여 저농도로 심시하므로서 게이트(23) 측면 하단의 실리콘기판(21) 내부 및 표면에 엘디디영역(26)을 형성한다.

도 2c에 있어서, 실리콘 기판(21)의 전면에 산화막(28)을 중착하며 형성한 후 전면에 대하며 에치백을 실 시하며 잔류한 제 2 절면막(24)과 게이트(23) 촉면 그리고 잔류한 게이트산화막인 제 1 절면막(22) 촉면 에 촉택(28)을 형성한다.

그리고 형성된 측벽(6)과 잔류한 캠핑용 제 2 절면막(24)을 마스크로 이용한 제 2 도전형 불순물 이온으로 고농도 이온주입을 실시하여 불순물영역(27)을 만든 뒤 매립된 제 2 도전형 불순물이온들의 충분한 확산을 위한 열처리를 실시하여 엘디다(26)와 소스/드레인(27)을 형성하여 모스트렌지스터를 완성한다.

으로 발명에 의하여 제조된 모스 트랜지스터는 상술한 배와 같이 산소 클라즈마를 이용한 산화막 형성으로 균망한 막의 두혜를 형성할 수 있으므로 핫캐리머 인적선 현상을 감소시킬 수 있고 실험적으로도 게이트 산화막인 잔류한 제 1 절면막(22)과 제 3 절면막(25) 그리고 엘디디(26)가 만나는 부위의 산화막 두꼐가 양률 수록 핫캐리어의 라이프타임(life time)이 더욱 연장된 결과를 나타내며 소자의 신뢰성을 향상시킨 다.

#### 型用型 多子

[마라서, 본 발명은 중래 기술의 문제점인 실리콘 엽산화막 형성시 게이트용 플리실리콘과 기판의 실리콘 의 산화비율의 차이로 안하며 두껍고 불균일하게 성장된 산화막에 기인한 핫깨리머 인렉션현상을 산소를 라즈마를 이용한 산화막형성으로 대치하며 균일하고 많은 산화막을 형성하므로서 그러한 현상을 감소시켜 소자의 신뢰성을 향상시키는 장점을 제공한다.

### (57) 경구의 범위

#### 선구한 1

제 1 도전형 반도체기판 표면에 제 1 절연막을 형성하는 단계와,

상기 제 1 절연막 위에 제 1 도전층을 형성하는 단계와,

상기 제 1 도전층 위에 제 2 절연막을 형성하는 단계와,

상기 제 2 절면막, 상기 제 1 도전흥, 상기 제 1 절면막의 소정부분을 동시에 제거하여 잔류한 상기 제 1 도전응으로 이루이건 게이트를 형성하는 단계와,

잔류한 상기 제 1 절연막의 촉면 그리고 노출된 상기 기판의 표면 및 노출된 상기 게이트의 촉면에 둘라 즈마를 이용하여 제 3 절연막을 형성하는 단계와,

상기 게이트의 속면 하단의 상기 반도체 기판 내부 및 표면에 저농도의 제 2 도전형 불순물영역을 형성하는 단계와,

잔류한 상기 제 2 절면막과 상기 개이트 속면 그리고 잔류한 상기 제 1 검면막 속면에 절면물로 미루어진 축벽들 형성하는 단계와,

상기 저농도의 제 2 도전형 불순물영역과 정선을 마루는 고농도의 제 2 도전형 불순물영역을 형성하는 단계와.

상기 제 2 도전형 불순물이온들을 충분히 확산시키는 단계로 이루어진 반도체장치의 트렌지스터 제조방법

## 청구항 2

청구항 1에 있어서, 상기 제 2 절연막은 집화막을 증확하여 형성하는 것이 특징인 반도체장치의 트랜지스 터 제조방법

## 성구한 3


청구항 1에 있어서 상기 출라즈마 방식은 산소를 사용하며 마이크로웨이브, 마이시피(ICP), 넬리콘 (Nelicon), 씨씨피(CCP)등의 모든 공정을 이용할 수 있는 것이 특징인 반도체장치의 트렌지스터 제조방법.

## 월구한 6


청구항 1 및 청구항 3에 있어서,상기 제 3 절면막 형성조건은 기체 산소의 유량을 200 - 5000 sccm으로 하고 첨버내의 압력은 200 - 500 mT 로 하며 온도는 20 - 300 도씨로 하며 두께가 20 - 50 용스트록이도 록 형성하는 것이 특징인 반도체장치의 트렌지스터 제조방법.

Ç Dİ


<u> 도</u>但1



<u> 502</u>



<u>582</u>b



*502*0

